可能下雨吧
來上課的人頗少
老師說等那些人五分鐘
大家開著Facebook聊著聊著
就這樣一節課快過了...
老師決定要開始上課了
今天是第一次用SynaptiCAD寫Verilog程式碼
但也沒寫到什麼
只是先拿現成的稍微改一下熟悉Verilog的架構跟SynaptiCAD的操作
不過這次這個書上簡單的電路圖就算要自己寫也不難寫
只怕再過幾個禮拜要寫的電路跟實驗課一樣讓我們做到腦袋也短路了
今天的程式碼module top的部分是複製範例來改的
只要把各個輸入源的時脈和腳位名改一下就好了
但注意每次宣告腳位時 ( ) 內的順序要一樣!!!
module name的部分是從電子書裡面的範例複製的
module system_clock的部分是直接複製範例連改都不用改
將編輯好的文字檔加到SynaptiCAD裡
模擬如果成功無誤右下角方塊顏色為綠色
模擬出來的波形圖
今天的筆記
沒有留言:
張貼留言